基于缓冲器的ASIC芯片时序优化设计

张祥, 赵启林

集成电路与嵌入式系统 ›› 0

集成电路与嵌入式系统 ›› 0 DOI: 10.20193/j.ices2097-4191.2024.0046

基于缓冲器的ASIC芯片时序优化设计

    {{javascript:window.custom_author_cn_index=0;}}
  • {{article.zuoZhe_CN}}
作者信息 +

Timing Optimization Design of ASIC Chip Based on Buffer

    {{javascript:window.custom_author_en_index=0;}}
  • {{article.zuoZhe_EN}}
Author information +
文章历史 +

本文亮点

{{article.keyPoints_cn}}

HeighLight

{{article.keyPoints_en}}

摘要

{{article.zhaiyao_cn}}

Abstract

{{article.zhaiyao_en}}

关键词

Key words

本文二维码

本文编辑

引用本文

EndNote

Ris (Procite)

Bibtex

导出引用
{{article.zuoZheCn_L}}. {{article.title_cn}}[J]. {{journal.qiKanMingCheng_CN}}, 0 https://doi.org/10.20193/j.ices2097-4191.2024.0046
{{article.zuoZheEn_L}}. {{article.title_en}}[J]. {{journal.qiKanMingCheng_EN}}, 0 https://doi.org/10.20193/j.ices2097-4191.2024.0046
中图分类号：

参考文献

原文顺序 | 文献年度倒序 | 文中引用次数倒序

参考文献

{{article.reference}}

基金

版权

{{article.copyrightStatement_cn}}
{{article.copyrightLicense_cn}}

Accesses

Citation

Detail
段落导航
相关文章

/

〈 〉