当期目录

  • 全选
    |
  • 2024, 24(6): 0-0.
    下载 ( )   可视化   收藏
  • 封面文章
  • 封面文章
    柳姗姗, 金辉, 刘思佳, 王天琦, 周彬, 马瑶, 王碧, 常亮, 周军
    2024, 24(6): 1-8.
    下载 ( ) HTML ( )   可视化   收藏

    投票类分类器广泛应用于多种人工智能(A.pngicial Intelligence,AI)场景,在其电路系统中,用于存储已知样本信息的存储器易受到辐射、物理特性变化等多种效应影响,引发软错误,继而可能导致分类失败。因此,在高安全性领域应用的AI分类器,其存储电路需要进行容错设计。现有存储器容错技术通常采用错误纠正码,但面向AI系统,其引入的冗余会进一步加剧本就面临挑战的存储负担。因此本文提出一种零冗余存储器容错技术,采用纠正错误对分类结果的负面影响而非纠正错误本身的设计思想,利用错误造成的数据翻转现象恢复出正确的分类结果。通过对k邻近算法进行实验验证,本文提出的技术在不引入任何冗余的情况下可达到近乎完全的容错能力,且相比于现有技术,节省了大量硬件开销。

  • 研究论文
  • 研究论文
    杨建行, 王霖伟, 李振, 蓝宏健, 周荣, 刘术彬
    2024, 24(6): 9-17.
    下载 ( ) HTML ( )   可视化   收藏

    针对物联网中无线接收机模块功耗浪费的问题,设计并实现了一种纳瓦级功耗唤醒接收机。唤醒接收机接收到唤醒信号后将“唤醒”主接收机。该唤醒接收机系统包括匹配网络、无源包络检波、基带放大器、比较器、相关器以及数字比较器。所提出的无源包络检波代替传统有源检波电路,极大地节省了系统功耗,同时配合前端无源匹配网络可以提供23.6 dB的无源增益。信息通过通断键控(On-Off Keying, OOK)进行调制,该唤醒接收机基于65 nm CMOS工艺设计,在载波频率433 MHz、数据速率100 bps、码长8位的OOK信号下,唤醒接收机的灵敏度可达-72 dBm,模拟部分功耗为21.9 nW,数字部分功耗为93.8 nW。

  • 研究论文
    桂顺生, 王世涛, 须伟平
    2024, 24(6): 18-23.
    下载 ( ) HTML ( )   可视化   收藏

    针对电网主设备状态实时监测性能和异常检测准确率低的问题,构建了一个基于边缘计算的电网主设备状态实时监测系统。该系统通过传感器模块对电网主设备状态进行实时数据采集;基于即时定位与地图创建(Simultaneous Localization and Mapping,SLAM)对电网主设备进行监测;边缘节点模块利用小波去噪对采集的数据进行处理,采用局部异常因子(Local Outlier Factor,LOF)算法对数据进行异常值检测;网络节点模块利用消息队列遥测传输协议(Message Queuing Telemetry Transport,MQTT)将处理后的结果值传输到管理平台;通过管理平台模块的分析展示、告警处理和权限设定实现对电网主设备状态的实时检测和预警。实验结果表明,该系统采用LOF算法对数据进行异常值检测,其误报率为1.5%,检测率为98.5%,准确率能达到98.6%。采用MQTT协议传输数据的平均时延为31.52 ms,到报率能达到99.78%,具有较好的实用性。

  • 研究论文
    张来洪, 鲁兴, 叶琛, 黄正宏
    2024, 24(6): 24-28.
    下载 ( ) HTML ( )   可视化   收藏

    基于国产化FMQL作为主芯片设计通信设备时,往往需要产生多路高速时钟供其他模块使用。基于FMQL的片内资源可以产生若干路时钟,但是存在耗费PL资源、时钟路数不够、时钟频率不够高、配置不够灵活等问题。随着集成电路的发展,选用专用时钟芯片可有效解决这些问题。本文使用SI5341和GM4526两款时钟芯片实现FMQL平台扩展多路高速时钟的方法。本文介绍了方法的系统设计、硬件设计、驱动设计,实验验证了方法的稳定性、实用性、灵活性。基于SI5341和GM4526实现FMQL平台扩展多路高速时钟的方法稳定、实用、灵活,可为同类需求提供参考。

  • 研究论文
    杨茜, 王远博, 王承智, 常亮
    2024, 24(6): 29-40.
    下载 ( ) HTML ( )   可视化   收藏

    存内计算(CIM,Computing-in Memory)是一种为缓解“内存墙”和“功耗墙”而出现的新兴架构。因CPU处理器和存储器速度发展不均衡性,冯·诺依曼架构这类中央处理器与存储器分离的结构逐渐失去其优越性。存内计算提出以计算和存储相结合的方式来减少数据的搬移,极大地提升了计算效率。MRAM作为最有潜力的新一代非易失存储器件,被视为构建高效存内计算架构的有力候选者。以MRAM为基础构建的存内计算根据计算过程的不同可分为MRAM模拟存内计算和MRAM数字存内计算。数字存内计算又可以根据数字逻辑产生的方式分为MRAM写入式存内计算、MRAM读取式存内计算以及MRAM近存计算。MRAM模拟存内计算利用高并行度摊销能耗,在单位面积上,吞吐量和能效都具有数字存内计算无法比拟的优势,但也因其易受PVT影响等特征在实际应用中有所限制。MRAM数字存内计算实现方式多样,写入式存内计算几乎消除了存储器外的数据搬移,虽然当前工艺下的MRAM所需的翻转能耗和时延过大,导致该方式一直停留在仿真阶段,但不妨碍该存内计算是缓解“内存墙”最有效的手段之一;读取式存内计算严重依赖于读取放大器的功能设计,在相关领域有所发展,但所受限制较大;近存计算是当前MRAM非易失器件和CMOS电路在计算速度和计算能效差异较大的情况下,融合两者优势的优解,在实际应用中具有巨大的益处。

  • 研究论文
    李娅妮, 郎世坤, 王雅, 师瑞之
    2024, 24(6): 41-45.
    下载 ( ) HTML ( )   可视化   收藏

    为了进一步优化乘法器的性能,提高乘法运算单元的运算速率,本文基于Radix-4 Booth算法和Wallace树压缩结构提出了一种改进的16位有符号数乘法器。其特点包括优化Radix-4 Booth编码方式,有效减小部分积选择电路的面积;改进部分积计算过程,通过优化取反加1的方法直接生成被乘数的相反数,同时采用经典的符号位补偿算法使得部分积阵列变得规整易压缩;提出一种新型4-2压缩器,采用单个全加器处理压缩器的中间进位,针对每行部分积不同的数据特征,细化处理了Wallace树压缩结构,提高了部分积的压缩效率。基于SMIC 180 nm标准单元库进行了综合与验证,结果表明本文所设计的乘法器关键路径延时为3.94 ns,面积为16 246 μm2,相比于现有的乘法器,本文乘法器的运算速率和综合性能都得到显著提升。

  • 研究论文
    田俊, 付振, 张泉, 肖超, 张文敏, 王悦
    2024, 24(6): 46-54.
    下载 ( ) HTML ( )   可视化   收藏

    介绍了超级结MOS器件的一种主流工艺—深沟槽单次外延工艺,详细介绍了该工艺的工艺流程及特点。基于超级结MOS器件的电荷平衡原理,分析不同P柱浓度条件下器件击穿电压(Breakdown Voltage)的变化规律,揭示击穿电压(BV)偏低的原因,提出一种改善方案,最终通过实验验证该方案的可行性。

  • 研究论文
    倪国斌, 李永红, 岳凤英, 胡华君
    2024, 24(6): 55-60.
    下载 ( ) HTML ( )   可视化   收藏

    航天探测过程中探测器上各负载的参数表现对探测器性能评估、结构优化具有重要的意义。为解决这一问题,本文以某一探测器验证要求针对多路信号进行同时处理的需求,利用高性能的A/D转换芯片设计了一种以现场可编程门阵列(FPGA)为核心的多通道、高速数据采集存储装置,实现对16路模拟信号的实时采集、转换、编帧和数据存储,以及对LVDS传输数据的接收。然后通过GPIO总线实时传送给系统流程控制单元,也可以存储到Flash存储器中,通过千兆以太网实现与上位机之间的通信和外部遥测。实验结果表明,经过数据对比,采集数据与数据源一致,无丢帧、无错码,数据采集存储符合技术要求,实现了预期功能。

  • 研究论文
    于吉刚, 侯伟盟, 倪文龙
    2024, 24(6): 61-66.
    下载 ( ) HTML ( )   可视化   收藏

    本文设计了基于GD32F407的全国产化的电机驱动系统,该系统是定位定向导航系统应用中转位装置的重要组成部分,需要搭配转台使用,其主要功能是实现角位置传感器即旋转变压器激磁信号激励的产生,使用专用的调制解调位置信息芯片实现对电机旋转位置的精确判断,使用单片机实现信号处理、调制解调位置信息处理以及控制电机驱动芯片WSA67驱动电机完成转台的定向定量转位,转位过程中实现转台的稳速控制,同时通过隔离的串行接口完成与转台系统的数据传输等功能。

  • 研究论文
    费霞, 高逸龙
    2024, 24(6): 67-70.
    下载 ( ) HTML ( )   可视化   收藏

    针对现有大规模的综合化电子信息系统中RapidIO节点管理实时性不强、CPU资源占用多的问题,提出了一种基于port-write事件触发的RapidIO节点动态管理方法。该方法利用RapidIO交换芯片的port-write包上报退网或者入网的节点信息,通过该信息动态管理RapidIO网络中的所有节点。工程应用实测结果表明,该方法实时性高,CPU资源占用少。

  • 研究论文
    邓怡兴, 傅佳烨, 胡中泽
    2024, 24(6): 71-76.
    下载 ( ) HTML ( )   可视化   收藏

    FPGA芯片具有灵活性高、速度快和成本低等优点,被广泛应用于对系统实时性和可靠性有较高要求的领域,如航空航天领域和核电DCS领域。FPGA芯片固件的烧写一般是通过专用的JTAG调试器,但是FPGA设备在大规模工程应用之后,无法通过专用的JTAG设备进行更新和维护。为了便于大规模应用和后期维护,本文提出基于MCU模拟JTAG的方法来实现对FPGA的升级更新。设计上位机分包发送应答机制可以保证升级包下载阶段数据下载的可靠性,设计MCU模拟JTAG来实现FPGA外置Flash的升级更新。该升级系统将用于NuCON核电DCS的I/O设备上,对于设备的大规模工程应用具有重要意义。

  • 研究论文
    焦新泉, 杨建楠, 朱振麟, 徐胜
    2024, 24(6): 77-82.
    下载 ( ) HTML ( )   可视化   收藏

    为了解决在特殊条件下数据通道受到外界因素影响导致数据无法传输的问题,提出一种基于SRIO的双备份数据传输设计方案。设计中使用两个独立的SRIO IP核来实现主路通道和备份通道数据的独立传输,同时通过通道选择模块对数据传输通道进行备份选择。该方案以Xilinx的Kintex 7系列FPGA为SRIO的连接设备,物理层以FPGA芯片内部集成的GTX高速串行收发器作为传输基础;传输链路采用“光模块+光缆”代替电缆实现数据的高速可靠传输,该方案已运用到遥测系统数据采集装置项目,实现了FPGA设备间双备份数据传输。