面向多IC并行无线测试的电容耦合架构

章礼华, 张珺瑚, 詹文法, 王欣宇

集成电路与嵌入式系统 ›› 0

集成电路与嵌入式系统 ›› 0 DOI: 10.20193/j.ices2097-4191.2026.0084

面向多IC并行无线测试的电容耦合架构

  • 章礼华, 张珺瑚, 詹文法, 王欣宇
作者信息 +

Capacitive-Coupled Architecture for Multi-IC Parallel Wireless Testing

Author information +
文章历史 +

摘要

目前,自动测试设备(ATE)的测试通道数量限制了单次可测试的集成芯片(IC)数量。本文提出一种基于电容耦合的多IC并行无线测试架构。该架构将测试板电容极板上的信号耦合至IC底部的电容极板,信号经硅通孔(TSV)传输至中介层中的测试电路。通过系统信息块(SIB)控制信号进入小芯片的路径,利用电容耦合实现测试信号的无线传输。本文通过仿真实验验证了所提方法的可行性。结果表明,该方法能够实现并行无线测试的可行性并具备潜在的并行测试能力,无线测试信号传输速率可达119.21 MB/s。

关键词

无线测试 / 电容耦合 / 芯片模块 / 集成芯片 / 先进封装

引用本文

导出引用
章礼华, 张珺瑚, 詹文法, 王欣宇. 面向多IC并行无线测试的电容耦合架构[J]. 集成电路与嵌入式系统. 0 https://doi.org/10.20193/j.ices2097-4191.2026.0084
Capacitive-Coupled Architecture for Multi-IC Parallel Wireless Testing[J]. Integrated Circuits and Embedded Systems. 0 https://doi.org/10.20193/j.ices2097-4191.2026.0084

基金

国家自然科学基金(62474002); 国家自然科学基金(92573109)

Accesses

Citation

Detail

段落导航
相关文章

/

〈 〉