本文研究了一种用于近地空间通信的(8176,7154)低密度奇偶校验码。利用Vivado工具完成RTL级代码编写,并在完成FPGA硬件实现的基础上,通过Design Complier工具完成对编码RTL级代码的综合,并通过IC Complier工具完成对LDPC编码的后端IC设计流程,为芯片化进程提供了新的研究方向。
Abstract
A low-density parity-check code for near-earth space communication is studied in this paper.The RTL level code is written by using Vivado tool,and on the basis of completing the hardware implementation of FPGA,the coding RTL level code is synthesized by Design Complier tool,and the back-end IC design flow of LDPC coding is completed by IC Complier tool,which provides a new research direction for the chip process.
关键词
LDPC码 /
DC综合 /
IC设计
Key words
LDPC code /
DC synthesis /
IC design
{{custom_sec.title}}
{{custom_sec.title}}
{{custom_sec.content}}
参考文献
[1] 王国栋.基于FPGA的LDPC编译码研究与设计[D].太原:中北大学,2021.
[2] 袁瑞佳.LDPC码的高效编译码实现技术研究[D].西安:西安电子科技大学,2012.
[3] Gallager R G.Low density parity check codes[M].Cambridge MA:M.I.T Press,1963:56-106.
[4] 肖婧婷.低复杂度LDPC码编译码算法研究与实现[D].哈尔滨:哈尔滨工业大学,2017.
[5] 张佩文.CCSDS的多码率信道编译码关键技术设计与验证[D].成都:电子科技大学,2018.
[6] 徐恒舟,李楠,赵可新,等.5G通信中准循环LDPC码的环结构分析[J].电子测量与仪器学报,2019,33(7):50-55.
[7] 缪德山,李道本.一种改进的LDPC码译码算法[J].电子测量与仪器学报,2007,21(6):19-21,35.
[8] 孔令军.基于FPGA的POS IC设计[D].杭州:杭州电子科技大学,2013.
[9] 赵立歧.基于FPGA的MJPEG编码IC设计[D].济南:山东大学,2011.
[10] R&S先进IC测试方案,全面助力万物互连时代的IC设计应用——R&S公司成功举办2016射频集成电路测试技术研讨会[J].电子测量与仪器学报,2017,31(1):75.
[11] 胡震宇,宋贺伦,郭海波,等.一种低码率的LDPC译码器的设计研究[J].电子测量技术,2020,43(16):62-67.
[12] 韩家宇.基于FPGA的LDPC码编译码研究及硬件实现[D].哈尔滨:哈尔滨工程大学,2017.
[13] 李锦明,王国栋,刘梦欣,等.CCSDS标准下LDPC码的编译码算法研究[J].电子学报,2020,48(11):2114-2121.
PDF(1248 KB)
