基于硬件逻辑语言的数字频率计设计

金诗雨, 杨晓宇, 于馨淼, 郑馥钰, 胡明月, 王颖

集成电路与嵌入式系统 ›› 2023, Vol. 23 ›› Issue (4) : 50-53.

PDF(1317 KB)
PDF(1317 KB)
集成电路与嵌入式系统 ›› 2023, Vol. 23 ›› Issue (4) : 50-53.
新器件新技术

基于硬件逻辑语言的数字频率计设计

  • 金诗雨, 杨晓宇, 于馨淼, 郑馥钰, 胡明月, 王颖
作者信息 +

Design of Digital Frequency Meter Based on Hardware Logic Language

  • Jin Shiyu, Yang Xiaoyu, Yu Xinmiao, Zheng Fuyu, Hu Mingyue, Wang Ying
Author information +
文章历史 +

摘要

针对目前在航空航天、电子技术、测控等技术领域遇到的问题,数字频率计能够准确、快速地捕捉到信号频率的变化。本文重点介绍了如何运用EDA技术来实现数字频率计的设计,采用基础开发软件并采用Verilog HDL语言进行编译,Waveform进行了波形图仿真,最后设计了顶层文件图。

Abstract

Focusing on solving the problems encountered in the technical fields of aerospace,electronic technology,measurement and control,etc.,the digital frequency meter can accurately and quickly capture the change of signal frequency.Therefore,this article focuses on the use of EDA technology to realize the design of digital frequency meter,using basic development software and using Verilog HDL language to compile,waveform carried out waveform simulation,and finally designed the top-level file diagram.

关键词

EDA / Verilog HDL / Quartus II

Key words

EDA / Verilog HDL / Quartus II

引用本文

导出引用
金诗雨, 杨晓宇, 于馨淼, 郑馥钰, 胡明月, 王颖. 基于硬件逻辑语言的数字频率计设计[J]. 集成电路与嵌入式系统. 2023, 23(4): 50-53
Jin Shiyu, Yang Xiaoyu, Yu Xinmiao, Zheng Fuyu, Hu Mingyue, Wang Ying. Design of Digital Frequency Meter Based on Hardware Logic Language[J]. Integrated Circuits and Embedded Systems. 2023, 23(4): 50-53
中图分类号: TP31   

参考文献

[1] 徐东东,闫嘉琪.基于FPGA的数字频率计的设计[J].数字技术与应用,2020(6).
[2] 朱彩莲.基于FPGA量程自动切换高精度数字频率计的设计[J].电子世界,2019(20):3.
[3] 王金明,冷自强.EDA技术与Verilog设计[M].北京:科学出版社,2008.
[4] 陈赜,邹道胜,朱如琪.CPLD/FPGA与ASIC设计实践教程[M].2版.北京:科学出版社,2010.
[5] 杨刚.现代电子技术—VHDL与数字系统设计[M].北京:电子工业出版社,2004.
[6] 张亦华.数字电路EDA入门—VHDL程序实例集[M].北京:北京邮电大学出版社,2004.
[7] 康华光,邹寿彬,秦臻.电子技术基础数字部分[M].5版.北京:高等教育出版社,2006.

PDF(1317 KB)

Accesses

Citation

Detail

段落导航
相关文章

/