一种高效16位有符号数乘法器设计

李娅妮, 郎世坤, 王雅, 师瑞之

集成电路与嵌入式系统 ›› 2024, Vol. 24 ›› Issue (6) : 41-45.

PDF(2050 KB)
PDF(2050 KB)
集成电路与嵌入式系统 ›› 2024, Vol. 24 ›› Issue (6) : 41-45.
研究论文

一种高效16位有符号数乘法器设计

    {{javascript:window.custom_author_cn_index=0;}}
  • {{article.zuoZhe_CN}}
作者信息 +

Design and implementation of an efficient 16-bit signed number multiplier

    {{javascript:window.custom_author_en_index=0;}}
  • {{article.zuoZhe_EN}}
Author information +
文章历史 +

本文亮点

{{article.keyPoints_cn}}

HeighLight

{{article.keyPoints_en}}

摘要

{{article.zhaiyao_cn}}

Abstract

{{article.zhaiyao_en}}

关键词

Key words

本文二维码

本文编辑

引用本文

EndNote

Ris (Procite)

Bibtex

导出引用
{{article.zuoZheCn_L}}. {{article.title_cn}}[J]. {{journal.qiKanMingCheng_CN}}, 2024, 24(6): 41-45
{{article.zuoZheEn_L}}. {{article.title_en}}[J]. {{journal.qiKanMingCheng_EN}}, 2024, 24(6): 41-45
中图分类号：

参考文献

原文顺序 | 文献年度倒序 | 文中引用次数倒序

参考文献

{{article.reference}}

基金

版权

{{article.copyrightStatement_cn}}
{{article.copyrightLicense_cn}}
PDF(2050 KB)

Accesses

Citation

Detail
段落导航
相关文章

/

〈 〉