×
模态框(Modal)标题
在这里添加一些文本
关闭
关闭
提交更改
取消
确定并提交
×
模态框(Modal)标题
×
首页
关于期刊
期刊介绍
主编致辞
期刊荣誉
编委会
投稿指南
在线期刊
当期目录
最新录用
过刊浏览
推荐文章
专题
阅读排行
下载排行
引用排行
期刊订阅
下载中心
政策伦理
出版道德声明
同行评议政策
联系我们
图/表 详细信息
基于总线矩阵系统级内存保护单元的设计
杨晓刚, 朱樟明, 魏敬和, 胡凯
集成电路与嵌入式系统, 2025, 25(
5
): 16-23. DOI:
10.20193/j.ices2097-4191.2025.0005
图1
系统总线矩阵
本文的其它图/表
图2
内存保护单元结构图
表1
内存保护单元逻辑总线主机分配
图3
访问保护评估单元结构图
表2
重叠区域描述信息
图4
内存重叠区域示意图
图5
内存保护单元功能仿真
表3
内存保护单元综合指标
图6
芯片版图
图7
芯片的实装测试板
表4
Backup SRAM不同地址段的权限设制
图8
内存保护单元实装测试结果