模态框(Modal)标题

在这里添加一些文本

模态框(Modal)标题

 
  • 首页
  • 关于期刊
    • 期刊介绍
    • 主编致辞
    • 期刊荣誉
  • 编委会
  • 投稿指南
  • 在线期刊
    • 当期目录
    • 最新录用
    • 过刊浏览
    • 推荐文章
    • 专题
    • 阅读排行
    • 下载排行
    • 引用排行
  • 期刊订阅
  • 下载中心
  • 政策伦理
    • 出版道德声明
    • 同行评议政策
  • 联系我们

图/表 详细信息

基于FPGA的实时高效稠密光流加速器
冯钰泰, 徐文炀, 陈璠, 王稼兴, 汤勇明, 孙豪
集成电路与嵌入式系统, 2025, 25(6): 78-86.   DOI: 10.20193/j.ices2097-4191.2025.0021

图5 迭代折叠流水线架构示意图
本文的其它图/表
  • 图1 多尺度金字塔光流计算
  • 图2 金字塔LK光流算法的流程图
  • 图3 异构协同架构的实时光流硬件加速系统
  • 图4 LK金字塔流水线
  • 图6 图像时间梯度卷积核硬件
  • 图7 金字塔放缩模块
  • 表1 所提出硬件架构与OpenCV实现的光流算法之间的误差对比
  • 图8 四种数据集的稠密光流场可视化叠加效果图
  • 表2 所提出硬件架构与其他先进基于FPGA的光流算法实现之间的硬件资源消耗和性能对比
  • 表3 比较不同金字塔层数的硬件资源消耗
  • 表4 三层金字塔下不同分辨率的性能
官方微信

京ICP备14021798号-2
版权所有 © 《集成电路与嵌入式系统》杂志社
地址:北京市海淀区学院路39号唯实大厦8层 
邮编:100191 
电话:010-82317978 
E-mail:jices@buaa.edu.cn
总访问量:  今日访问:  在线人数:
本系统由北京玛格泰克科技发展有限公司设计开发