集成电路与嵌入式系统

基于FPGA的实时高效稠密光流加速器

冯钰泰, 徐文炀, 陈璠, 王稼兴, 汤勇明, 孙豪

集成电路与嵌入式系统, 2025, 25(6): 78-86. DOI: 10.20193/j.ices2097-4191.2025.0021

架构层数	LUT	FF	DSPs	BRAMs
1层	14 528	11 096	34	34
2层	31 257	22 376	68	137
3层	43 499	33 274	96	187
4层	62 470	47 712	122	219
5层	77 434	57 810	167	252
总资源数	117 120	244 240	1 248	288

表3 比较不同金字塔层数的硬件资源消耗

本文的其它图/表