×
模态框（Modal）标题
在这里添加一些文本
关闭
关闭
提交更改
取消
确定并提交
×
模态框（Modal）标题
×
首页
关于期刊
期刊介绍
主编致辞
期刊荣誉
编委会
投稿指南
在线期刊
当期目录
最新录用
过刊浏览
推荐文章
专题
阅读排行
下载排行
引用排行
期刊订阅
下载中心
政策伦理
出版道德声明
同行评议政策
联系我们
English
图/表 详细信息
基于22 nm FD-SOI工艺的宽电压高能效运算电路设计
杨雅楠, 裴秉玺, 张光达, 赵夏, 钟智勇, 何卫锋
集成电路与嵌入式系统, 2025, 25(
11
): 8-14. DOI:
10.20193/j.ices2097-4191.2025.0070
图13
宽电压域测试原理图
本文的其它图/表
图1
不同架构的加法器延迟、功耗与面积对比图
图2
不同架构的乘法器延迟、功耗与面积对比图
图3
寄生参数对能效的影响
图4
不同时钟周期能效对比图
图5
4种单元的面积、电容、功耗、延迟对比图
图6
混合单元组合能效对比图
表1
不同逻辑综合流程对能效的影响
图7
不同阶段能效对比图
图8
单元密度的影响
图9
模块内各电压域分布
图10
版图设计
图11
芯片封装图
图12
芯片测试实物图
图14
延迟测试原理图
图15
能效测试原理图
