针对神经常微分方程网络推理在冯·诺依曼架构中面临“功耗墙”和“存储墙”瓶颈、在传统存内计算架构中因存在大量数/模、模/数转换而产生过多的时间和功耗开销等问题,提出一种基于RRAM的面向神经常微分方程网络的全模拟存内计算架构,能够实现纯模拟数据流的神经常微分方程网络推理。架构仿真工作在Cadence Virtuoso平台上完成,通过该平台对RRAM器件、阵列及其外围电路进行仿真与分析。架构测试工作基于40 nm工艺的RRAM测试平台和差分输入/输出PCB板,完成整个系统的功能验证。结合测试误差对神经常微分方程网络分类任务进行实验与评估,最终证明了该架构的功能性和可靠性,为后续的硬件实现和应用部署奠定了坚实基础。
提出一种功能较完备的多通道DMA控制器设计方案,并给出详细的模块设计。通过通道仲裁使优先级最高的两个通道可以互相交替读/写,解决了单个通道传输时间太长而导致其他通道长时间无法传输数据的问题,并通过分时复用降低资源消耗。此外,针对外部设备可能会出现的情况进行了处理,提高了传输效率,减少了资源使用量。
频率标准在现代科技和工业应用中扮演着至关重要的角色,针对恒温晶振受晶体老化和温度等因素影响出现的长期稳定度较差的问题,设计了一种基于锁相环结构的恒温晶振频率锁定系统,以u-blox NEO-M8N模块接收的GPS信号作为基准源,采用STM32F103C8T6作为控制芯片,通过锁相环结构对恒温晶振OC5SC25的频率进行锁定,利用扩展卡尔曼滤波和PID控制算法将一级频标的长期稳定度和二级频标的短期频率准确度相结合。测试结果表明,系统实现了10 MHz恒温晶振的频率锁定,可以将恒温晶振的频率锁定到较高的稳定度和准确度上,其平均频率准确度达到3.28×10-12,比初始频率准确度提高了近4个量级,有效改善了恒温晶振在长期稳定度上的局限性。系统采用模块化设计,兼具低成本和便于携带的优势,满足频率源的高精度和低成本需求。
高清多媒体接口(HDMI)技术在生活中被广泛应用,因此HDMI-CEC(Consumer Electronics Control)接口的功能验证变得愈发重要。基于通用验证方法学(UVM)设计并实现了一个针对HDMI-CEC接口的验证平台。该平台通过模块化的设计能够生成受约束的随机测试激励,并利用功能覆盖率和代码覆盖率来评估验证的完备性。本文采用了UVM的自动化测试流程和覆盖率驱动验证策略,与传统的验证方法相比,大大提高了验证效率和精度。通过UVM的标准化类库扩展验证平台的核心组件,确保了平台的可复用性、可扩展性和可维护性。验证结果表明,该平台能够有效覆盖HDMI-CEC接口的各种功能点,使功能覆盖率和代码覆盖率均达到100%,验证了设计的正确性和稳定性。文中的研究成果为HDMI-CEC接口的验证提供了一种高效且可靠的解决方案,具有一定的工程应用价值。
针对SoC平台在机载环境中专业视频传输能力欠缺的问题,设计并实现了基于RK3588与FPGA协同工作的机载视频处理与传输系统。系统以RK3588为核心处理单元,完成视频流的实时采集、目标检测与图像处理,并通过MIPI-DSI2接口将处理结果传输至FPGA模块。考虑到MIPI-DSI2接口不具备远距离、高干扰场景下传输的能力,FPGA端引入三帧缓存机制并完成图像格式转换与SDI编码,以生成符合SMPTE标准的视频流输出,有效保障复杂机载环境下的图像传输质量与系统稳定性。
高速SerDes速率已从56 Gb/s发展到112 Gb/s甚至更高,如何在超高速率下保持信号的完整性,同时实现功耗、可靠性、灵活性和成本效益之间的平衡,是当前研究的热点。基于当前主流的模/数转换和数字信号处理架构,从发送器、接收器、时钟结构及低功耗技术四个方面深入探讨了112 Gb/s SerDes相关关键技术的最新研究进展,并对未来的研究方向进行了展望。
针对需要多通道高速采集并且通道之间保持稳定同步的应用场景,设计并实现了一种基于现场可编程门阵列(FPGA)的多通道同步采集方案。该方案以FPGA为控制与处理核心,采用高速模/数转换器(ADC)搭建采样通道,设计了稳定的时钟及同步方案,实现了高采样率下的多通道同步采集系统。该方案的特点是可实时监测并调整多通道间的同步状态,可便捷扩展至板卡间同步采集。经测试,系统每次上下电,各通道间采集数据稳定且同步。
为满足工业设备过流保护需求,提出一种基于模块化设计的电子电路解决方案,旨在实现精准电流检测与快速保护响应。采用模块化设计架构,集成电流感应放大器、迟滞比较器和继电器协同工作。通过电流感应放大器实现0.1 mA级精度信号采集,利用迟滞比较器设置保护阈值,配合固态继电器执行电路通/断控制。实验结果表明:当电流超过设定阈值时,电路在10 ms内完成切断动作,且在阈值电流下降到阈值电流以下仍保持断路状态,避免误恢复。经多次循环测试验证,保护动作准确率达98.4%,有效杜绝了因多次过流对设备造成的潜在损害,为高精度电流保护提供创新方案。
针对微小型无人机实时车辆检测中的体积、能效及复杂背景问题,提出一种基于FPGA的位置加权梯度直方图(PWGH)与支持向量机(SVM)的低成本方案,将传统HOG的9-bin扩展为9×2复合直方图,提升特征区分度,在UAV_ROD数据集上准确率提高了8.4%,在Zynq7020硬件平台实现50 f/s的处理速度,功耗仅为2.3 W,验证了该方案在精度、速度、低功耗及小型化方面的优势,具有一定的工程应用价值。
提出一种空间阵列式处理器内核设计,处理器运算单元通过互联总线进行数据通信,基于本地存储完成运算,无需通过集中式寄存器文件,本地运算单元的处理结果通过广播总线传播给其他运算单元使用。这种运算单元组织形式具有线性可扩展的特点,运算单元规模不受限于集中式部件,同时具有灵活的广播和规约机制,更符合算法的数据通信特点,易于算法映射与物理实现。基于该设计实现的运算单元阵列具有较好的可扩展性,单位面积性能可以达到1.4 TOPS/mm2@INT8,性能功耗比达到2.47 TOPS/W,适合作为高算力处理器运算核心进行大量部署。
