集成电路与嵌入式系统

基于FPGA的实时高效稠密光流加速器

冯钰泰, 徐文炀, 陈璠, 王稼兴, 汤勇明, 孙豪

集成电路与嵌入式系统, 2025, 25(6): 78-86. DOI: 10.20193/j.ices2097-4191.2025.0021

实施工作	平台	频率/MHz	尺寸	帧率/ (f·s^-1)	吞吐量/ (Mpixels·s^-1)	LUT	FF	DSP	BRAM	功耗/W
Barranco^[9]	Virtex-4	44.0	640×480	32.0	9.80	51 879	46 122	124	244	N/A
Tomasi^[10]	Virtex-4	45.0	640×480	31.5	9.70	40 073	60 564	132	106	4.350
Smets^[18]	XC7A10T	20.0	640×480	51.0	15.70	41 853	12 599	50	43	0.024
Kunz^[19]	Altera Stratix IV	294.9	640×512	30.0	9.80	16 997	66 220	476	63	N/A
Mahalingam^[20]	Virtex-2	55.0	640×480	30.0	9.20	11 086	N/A	23	20	N/A
OpenCV	i7-1270H	2 800.0	752×480	0.6	0.21	N/A	N/A	N/A	N/A	N/A
Ours	KV260	200.0	752×480	62.0	22.38	43 499	33 274	96	187	1.069

表2 所提出硬件架构与其他先进基于FPGA的光流算法实现之间的硬件资源消耗和性能对比

本文的其它图/表