在时钟转发架构的高速有线通信接收机中,需要去偏斜电路实现时钟与数据之间的最佳采样关系,并保证多路数据的同步。本文提出了一种全局去偏斜方案,仅采用一路数据与时钟进行对齐,并通过时钟延时匹配与分布技术实现多路数据同步,减小了各通道独立去偏斜方案带来的功耗与面积开销。所提出的接收机由8路数据通道、1路半速率转发时钟通道与基于延迟锁定环路的全局去偏斜电路构成。基于180 nm CMOS工艺,在2.5 Gb/s数据率下,可去除输入时钟与数据任意偏斜,得到位于数据中心的采样相位,同时具有时钟占空比校准能力。在1.8 V电源电压下,所提出的接收机总功耗为187 mW,总面积为0.16 mm2,对比各通道独立去偏斜方案,功耗和面积开销分别节约了45.2%与62.8%。
针对全数字锁相环(ADPLL)在跳频时间、信号质量、频率步进等方面的不足,对ADPLL的环路结构和数字锁频算法进行了优化,设计了一种新型全数字锁相环结构。该结构采用快速频率-电压转换器(FVC)替代ADPLL中的数字鉴频鉴相器和数字滤波器。FVC通过将参考频率进行倍频,再对反馈频率进行计数,直接计算出输出频率值,进而确定输出频率与目标输出频率的误差,通过建立频率误差与调整电压的函数关系,控制输出频率的快速锁定,实现了小步进、高质量的快速合成频率输出。最后,通过仿真和实测验证了新型全数字锁相环结构的可行性。实测结果表明,该技术合成的频率近端杂散为-87 dBc,频率步进最小可以达到191 Hz,跳频时间最小为3.9 μs。
电力设备中的断路器、隔离开关等一次设备与二次控保设备距离越来越小,由于一次设备操作而引起的电磁场环境突变,降低了二次设备的可靠性。例如变电站中的隔离开关在合闸和分闸时会产生瞬态强电磁脉冲,该脉冲所携带的部分能量与暴露在二次设备外部的线缆耦合,流入设备内部并对其中的电子元器件造成电磁干扰,严重时器件失效并导致设备工作异常。为探明其电磁耦合机理,本文汇总整理了不同电压等级的变电站因开关操作所产生的瞬态电磁场,提取出电磁脉冲的特征波形,利用有界波模拟器在实验室环境下近似再现了特征波形,并对线缆在有界波模拟器中的摆放形态进行了全波仿真分析,揭示了线缆摆放角度对电磁耦合的影响,为电力芯片在复杂电磁场环境下开展可靠性检测提供了理论基础。
针对我国相关物联网平台加密要求高,但是加密技术发展较慢的问题,设计了一个基于物联网中基于混合加密的密码安全认证系统。为了保证用户入网的安全认证,首次采用椭圆加密算法和高级加密标准的混合加密技术实现密码安全认证系统的设计实施,利用ECC算法椭圆曲线的特点,达到使用比一般加密技术更简便的密钥并得到相同的安全性;进一步对AES算法的扩展过程进行改进,提高了算法的安全性,对列混淆运算进行优化从而提高算法的运行速度;最后结合两种算法的各自优势构建一个既方便密钥管理又能兼顾效率和安全性的混合加密体系。通过试验,该系统技术核算的数据误差率在可接受范围内,该研究为其他技术研究奠定了基础。
针对市面上现有的三维数字罗盘在进行地磁场检测时极易受到外界磁场的干扰进而导致测量精度低的问题,设计了一款基于最小二乘法的三维TMR(隧道磁阻效应)数字罗盘系统。对其在现实中的误差特点开展研究,在由椭球拟合法处理校正后,运用了最小二乘法开展误差补偿,补偿前其方位角精度为4.18°,补偿后其方位角精度为0.46°,结果显而易见,在精度方面拔高了一个数量级,降低了三维数字罗盘系统的方位角误差。实验结果显示,最小二乘法可以极大地提高三维数字罗盘系统的精度,该方法具有较高的工程应用价值。
为了减少数据通信链路并提高预警事件数据上报的实时性和事件侦测的及时性,将视频事件检测识别与实时以太网通信在边缘控制端直接联系并融合。设计的从站控制器将识别的数据、相似度分数与实时采集的数字量、模拟量数据组包发送给监控主站,主站通过预设控制逻辑与从站控制器进行数据互通,与逻辑联动实现对象的远程控制和管理。此外,通过光模块通信方式级联组网实现超远距离通信,降低了现场布线复杂度与布线成本。
数字信号处理芯片是一类运算速度极快、运算资源丰富的微型处理器。DSP凭借强大的运算性能在图像处理、大数据高性能运算领域发挥着核心作用。自启动技术是DSP芯片应用的关键技术之一。高性能DSP芯片通常会集成PCIe这一通用性高速外设。本文针对使用PCIe技术用于DSP芯片引导启动开展研究,设计并实现了一种可用于高性能DSP芯片的PCIe安全模式自启动引导方案。
直接存储存取是一种在各个模块间进行大量数据传输的高速度、高效率的传输方式。在CPU对DMA进行初始化配置后,允许DMA作为主机占用总线,直接对外围设备和存储器的数据进行读写,实现外设和存储器、存储器和存储器之间的数据传输,不再需要CPU的干预,可以解放CPU,极大提高数据传输效率。本文旨在基于AHB总线协议的双通道DMA控制器实现外设与存储器之间的数据传输。
为了能够对视频图像进行实时清晰度评价,基于Xilinx A-7型号FPGA芯片设计且实现了一种新的图像清晰度算法。首先,采用状态机设计OTSU算法计算图像的自适应阈值以分离边缘,然后应用并行处理和流水线实现改进的4方向Tenengrad梯度函数计算清晰度。实验结果表明,该设计可以在约66 ms内对640×480@30 fps格式视频图像清晰度进行评价,具有一定的灵敏度。
对于FPGA在数字化设计应用中智能化、动态灵活的新需求,以局部动态可重构为基础,将逻辑功能抽象为类似软件进程的硬件进程,结合实时任务RT-Linux内核实现硬件进程调度,通过FPGA局部功能备份与恢复技术实现在操作系统层对FPGA片上逻辑功能进行实时中间状态备份、功能中断重载切换及原始功能中继运行恢复。在FPGA上实现多任务并行可切换调用,并验证硬件功能线程调度及硬件进程的备份、切换、恢复功能,为FPGA在适应智能、高效、高动态、高可塑性的前沿数字系统设计提供新思路和实用参考。
随着互联网和物联网的快速发展,全球联网设备数量高速增长,“万物互联”成为全球网络未来发展的重要方向。边缘物联代理设备繁荣的同时也催生了多样化的安全问题,然而传统的安全保护机制在现有边缘物联代理设备上已变得低效,且可信执行环境过大,需要依赖远程授权。目前应用普遍存在被破解、数据被窃取篡改等安全风险,对金融数据安全、个人隐私数据保护、业务数据完整性等带来极大的威胁。本文提出了一种基于RISC-V架构的轻量化内存保护单元,实现基于硬件可信根的硬件安全启动机制。通过对RISC-V指令集进行扩展,并利用新增指令创建内存安全空间,将一般的内存转换成安全的加密空间,实现可信嵌入式系统。
FreeRTOS是一款免费的嵌入式操作系统,具有源代码公开、配置要求低、运行效率高、功能全面的特点,而基于SPARC V8架构的处理器被广泛应用于卫星遥测、遥控、姿轨控和自主管理等航天领域中。使用嵌入式操作系统可以提高SPARC V8星载应用程序的应用范围和可靠性,但目前SPARC V8架构国内尚未有FreeRTOS成功的移植案例。本文基于SPARC V8架构处理器,结合SPARC V8窗口机制的特点进行了FreeRTOS在此平台上的移植和调试工作。测试结果表明,FreeRTOS各项基本功能运行正常,可用于SPARC V8架构下星载应用程序的开发工作。
提出了一种基于FPGA的DSP与ARINC429总线控制器的接口设计方法和电路,该设计方法也适用于DSP与串口控制器、CAN控制器等接口的扩展设计。首先,分析了TMS320C6713 EMIF与HI-8582的主要信号与时序,表明通过FPGA实现译码逻辑和时序控制就可实现TMS320C6713与HI-8582之间的通信;接着,给出了详细的硬件设计和接口逻辑设计;然后,讨论了ARINC429总线驱动软件设计;最后,通过环境试验和实际应用验证了该接口电路工作稳定可靠。
非结构化数据资源具有较高的研究价值,伴随着信息化技术、互联网技术应用范围的扩大,非结构化数据资源规模随之增大,对其存储技术提出了较大的挑战,因此提出了大规模非结构化数据资源快速存储方法,采用层次聚类算法分组处理非结构化数据资源。以某一组非结构化数据资源为对象,结合数据资源传输距离、节点能量、传输方向等因素,确定非结构化数据资源转发路径,描述非结构化数据资源存储过程,制定分层扩展存储机制,从而实现大规模非结构化数据资源的快速存储。实验数据表明,在不同实验工况背景下,应用本文方法后获得的非结构化数据资源存储速率最大值为1 920 MB/s,非结构化数据资源存储位置准确性最大值为98%。
I2C总线多用于嵌入式系统中多个芯片及模块间的数据通信,针对芯片的I2C总线专用引脚被占用或I2C总线功能需移植到其他平台等需求,现有的I2C总线专用引脚使用方式存在一定的局限性。本文基于I2C总线的通信机理开发了一套驱动程序,通过控制常规GPIO引脚电平模拟I2C时序,实现I2C总线通信功能。以STM32F103C8T6芯片为I2C总线主控制器、PCF8591T A/D转换模块为I2C总线从器件,对开发的I2C驱动程序进行验证,试验结果表明,该驱动方式可靠、稳定。
针对当前嵌入式设备图像采集装置功耗大、成本高的问题,提出了一种低成本、低功耗的实时系统设计方案。在硬件设计方面,采用OV2640 CMOS传感器作为采集前端,CH565W芯片作为主控芯片进行控制与处理,RTL8211FS作为千兆以太网物理层芯片进行数据收发。在软件设计方面,介绍了具有双缓冲模式的图像采集程序、数据收发流程以及低功耗管理程序。该系统测试结果表明,图像传输清晰流畅,功耗、成本以及实时性满足设计要求。
分析嵌入式系统通信需求及RapidIO总线通信特点,融合机架内RapidIO网络管理技术,提出了一种适用于大规模嵌入式异构平台的RapidIO虚通道管理方法,利用Zynq芯片作为管理节点,建立RapidIO虚通道。为资源池系统提供了机架内节点高速通信的能力,且为嵌入式系统的通信扩展提供了强力支撑。
