短波红外成像技术基于1~2.5 μm电磁波谱成像,无需依赖物体热辐射,受环境照度影响小,可弥补全波段成像空白,在多领域具有重要价值。文中设计基于ZYNQ平台与国产InGaAs焦平面探测器,开发非制冷短波红外机芯系统,实现图像采集、预处理与传输功能。硬件上设计主控板与驱动板,搭配TEC温控、供电及外围电路,通过Camera Link与以太网构建输出通道。软件上实现PL与PS端数据交互,基于JESD204B协议完成链路同步与数据接收,经改进预处理算法优化图像质量,最终实现640×512分辨率、30 f/s稳定输出,系统轻量化、低功耗且成本低,满足实际应用需求。
针对当前卫星通信终端在高吞吐IP业务场景下面临的处理性能瓶颈问题,提出了一种基于CPU+FPGA SoC架构的高速IP业务传输方法。该方法核心在于控制面与数据面的分离与协同,将高速数据转发需要的IP接入、路由寻址、链路帧组/解帧等功能卸载至FPGA处理,形成高性能数据面,将路由维护、协议交互等控制面逻辑交由CPU完成。通过事件驱动同步、硬件级QoS调度等关键技术,克服了协同设计中表项同步、信令低时延保障等工程化难题,实现了在现有硬件基础上的性能显著跃升,为大规模在网卫星终端的平滑性能升级及小型化低功耗终端设计提供了有效解决方案。
针对传统处理器验证流程依赖商业EDA工具、环境构建复杂、难以适配敏捷开发需求的问题,提出了一种基于开源工具链的RISC-V处理器核级敏捷验证方法。该方法以Verilator为仿真引擎,利用Python验证框架Cocotb的协程机制实现了测试激励的高层抽象与周期级精确驱动,并设计了轻量化的测试组织架构以缩短反馈周期。以开源RISC-V处理器Ibex为对象,构建了包含指令执行、寄存器写回、异常响应等关键路径的验证环境。实验结果表明,在保障核级基本功能验证有效性的前提下,与传统通用验证方法学(Universal Verification Methodology, UVM)相比,该方法将验证代码规模缩减约85%,单测试用例迭代周期从小时级降至分钟级,显著提高了设计早期的验证效率,为教学实验与原型开发提供了低成本解决方案。
针对当前多功能车辆总线(Multifunctional Vehicle Bus, MVB)网络维护任务繁重、物理层故障定位困难及传统“FPGA+ARM”双芯片架构通信延迟高等问题,设计了一种基于ZYNQ异构SoC平台的MVB总线波形采集与故障诊断系统。首先,利用ZYNQ架构中PL(可编程逻辑)与PS(处理系统)的片上高带宽互联特性构建了软硬协同的采集架构,解决了跨芯片传输的时序瓶颈。其次,针对MVB物理链路常见的短路、断路及阻抗失配故障,提出了一种基于关键时域特征提取与专家规则库相结合的诊断方法,依据IEC 61375标准与统计学准则设定判决阈值,替代了传统的单一阈值判定。最后,搭建了半实物仿真实验平台进行系统验证。测试结果表明,该系统能够精准还原MVB高速信号波形;在实验室环境下,从采集到诊断的端到端延迟控制在毫秒级,能够准确诊断物理层典型故障。该设计实现了数据采集与智能处理的片上深度耦合,为列车网络状态监测提供了高集成度的工程解决方案。
基于0.15 μm-GaAs pHEMT设计并实现了一种面向大功率、超宽带应用的集成温度与功率检测的分布式砷化镓功率放大器。该放大器由分布式功率放大器、温度检测单元、差分功率检测单元组成。分布式功率放大器采用Cascode结构,大幅提高了输出功率。所提出的温度检测单元采用多点阵列测温机制,可通过外置编码器选择不同的测温节点,差分功率检测单元由Vdet和Vref引脚测得,可有效抑制温度变化对功率检测精度的影响。DPA仿真结果表明,在Vgs=-0.3 V工作状态下可实现DC~28 GHz的工作带宽,输出功率提升至 30 dBm,功率附加效率达到15%,增益平坦度优于±1 dB。小信号仿真结果表明,在工作带宽下,输入回波损耗、输出回波损耗均优于-10 dB。该芯片的整体版图面积为3.8 mm×1.5 mm。
宇航元器件选用是航天任务的关键环节,为了解决传统选用方式存在的效率低下、专业知识依赖度高等问题,设计并实现了一种基于大语言模型(Large Language Model,LLM)和检索增强生成(Retrieval-Augmented Generation,RAG)技术的宇航元器件智能选用推荐系统。系统采用智能体架构,实现了从用户自然语言需求到元器件推荐方案的端到端智能处理,构建了包含468个宇航级元器件和60套系统级物料清单的专业知识库,设计了融合精确匹配与语义理解的多策略级联检索机制,并针对航天安全要求设计幻觉防控机制,系统可处理单一元器件推荐和系统级方案生成等应用场景。在包含65个测试用例的评估实验中,系统宏平均F1分数为0.829,较人工关键词检索提升10.4%,较纯大语言模型提升69.5%。经验证,设计的宇航元器件智能选用推荐系统可有效支撑宇航元器件的智能化选用工作。
面向超高频射频识别(Radio Frequency Identification, RFID)芯片的应用需求,设计并实现了一种高效稳定的电磁波能量获取电路。该电路系统由整流电路、基准电路和稳压电路构成,旨在为芯片其他模块提供可靠电源。重点研究了差分整流电路在-11 dBm低输入功率下实现67%的转换效率及1.84 V输出电压;设计了超低功耗CMOS基准电路,其电压/电流温度系数分别低至34.9 ppm/℃和18.4 ppm/℃,电源抑制比(PSRR)在100 Hz时优于-93 dB;采用LDO结构的稳压电路,在负载变化时展现出良好的负载调整率(41.28 mV/mA)。同时,设计了时钟、复位及解调和调制电路。该电路采用CMOS 180 nm工艺设计,版图面积为341 μm×346 μm。后仿真结果表明,整体功耗为6 μW。流片测试结果表明,各项性能指标均满足超高频RFID芯片对高转换效率和电源稳定性的要求。
自主研发DSP的主机并行接口HPI是主机与DSP间大批量数据交互的核心通道,允许主机通过并行总线直接访问DSP的存储空间,极大提升了数据交换效率。针对HPI接口存在带宽、可移植性及与EDMA互连协议兼容性的局限,提出并设计了一种基于AHB总线协议的一套完整的16位 HPI接口,采用模块化设计方式通过Verilog语言完成寄存器配置模块、AHB从机接口模块、读缓存与控制模块、主机端口接口模块、写缓存与控制模块设计,并对主机读/写访问HPI进行功能验证与逻辑综合。综合报告表明,在40 nm工艺、200 MHz工作频率下,基于AHB总线的HPI接口整体面积为10 344 μm2,带宽达到66 MB/s,动态功耗仅0.386 mW;验证结果表明,HPI接口在实现数据传输的基础上,基于AHB协议实现与EDMA之间的突发数据传输,提供了一种高带宽、易于实现的主机并行通信接口,具备更强的可移植性与普适性。
FPGA作为接口板广泛应用于嵌入式系统,运行于FPGA芯片中的RTL(Register Transfer Level)代码,其主要功能为完成与外围芯片的交互。针对该类FPGA软件,对其功能验证的困难之一在于根据外围芯片手册构建正常、异常工作模式的芯片仿真模型。对外围芯片仿真模型的构建,目前以利用System Verilog/Verilog-HDL/VHDL语言特性直接构建的静态仿真模型为主。该类仿真模型与RTL模型类似,具有结构化的特点,即在仿真运行过程中模型不可以根据需要的配置动态生成、动态消亡。该类仿真模型适用于对芯片工作模式在运行过程中保持不变场景的模拟;对于工作模式需要在运行过程中切换的验证场景的模拟,采用静态仿真模型,需要单独开发仿真模型与验证平台的通信接口。另外,由于UVM验证平台无法实现对静态仿真模型的动态生成,因此该类仿真模型嵌入到UVM验证平台中,无法利用UVM强大的类库生态。为了解决上述问题,采用System Verilog面向对象特性的UVM标准类库构建外围芯片的仿真模型,并将该仿真模型内嵌到UVM验证平台中。实测结果表明,在仿真运行过程中验证平台可实现对仿真模型工作模式的动态配置,即该仿真模型可实现对外围芯片多工作模式切换场景的模拟,丰富了FPGA软件的验证场景。提出基于UVM标准类库的芯片仿真模型,结合UVM验证平台,在一定程度上降低了外围芯片多工作模式切换场景的模拟难度和具有多种工作模式外围芯片的仿真模型的开发、维护难度,为接口时序控制类FPGA软件验证仿真模型的开发提供了新的思路。
为了研究电力芯片在传导电磁干扰下的抗扰度,基于IEC 61000-4系列标准设计了一个电磁脉冲发生装置。首先针对现有标准中传导类的电磁干扰脉冲,分别提出了数学模型及其等效电路模型,并给出了两者之间的转换关系。然后,基于等效电路模型及继电器开关,制作了一个电磁干扰发生模块,并搭载主控模块、高压直流模块及显示模块,将其组成一体化测试装置。最后在时域上对所设计的电磁脉冲发生装置进行了验证。实验结果表明,所设计的电磁脉冲发生装置的输出波形具有较好的准确性,可以为电力芯片提供多种脉冲特征的测试波形。
面对新时期网络空间安全形势,我国适时提出了基于可信计算3.0的主动免疫防护体系。结合可信平台控制模块(TPCM)国家标准规范,提出一种基于安全固态硬盘的TPCM方案及其实现方法。通过安全控制芯片内置的SM2、SM3、SM4、随机数模块、OTP控制器模块等实现了安全控制芯片的上电自检、安全启动、数据加解密及密钥管理功能。然后基于安全固态硬盘设计了认证软件,实现了对计算机主板、BIOS、外设及IP地址等物理环境的可信启动度量及响应,与已有的TPCM板卡相比,提出的方案将可信度量提前到系统盘的安全可信启动,具有安全性高、兼容性好、扩展性强、部署方便、成本低等优点。
针对无缆式光伏面板清扫机器人在无市电场景下续航时间短、维护频繁的问题,设计了一种基于硬件与软件协同优化的低功耗嵌入式系统。系统以超低功耗微控制器STM32L496为核心,构建了包含高效DC-DC转换器与低静态电流LDO的分级电源管理电路,为通信、传感器等外围模块设计了软件可控的独立电源开关,并对强电伺服系统的工况自适应进行低功耗优化。在FreeRTOS上实现了基于实时时钟(RTC)的定时唤醒机制与动态功耗管理策略,使系统在非作业时段可进入微安级深度休眠状态。理论建模与分析表明:与未进行低功耗优化的方案相比,本系统在典型工作周期下的平均功耗降低了约82.2%,搭载10 000 mAh锂电池的机器人理论续航时间从7.2天延长至40.5天,显著提升了其持续作业能力与运维经济性。
