针对大型语言模型(LLM)在自动化硬件设计中存在的功能正确性与优化效率不足的问题,提出VeriOptima,一个从自然语言生成高效门级网表的两阶段框架。其第一阶段 ReasoningV 为高保真 Verilog 生成模型,在 VerilogEval-Human 基准上取得 57.8% 的 pass@1 准确率,媲美业界顶尖模型。第二阶段 CircuitMind 作为多智能体优化框架,能将生成的代码优化至人类专家水平。在真实设计竞赛衍生的门级基准 TC-Bench 上进行了严格评估,以 ReasoningV输出为起点,经 CircuitMind 优化后,55.6%的实现达到或超越了顶级人类专家的设计效率,且其PPA指标显著优于基于其他LLM的流程。研究首次提供了克服电路生成与优化挑战的端到端解决方案,为实现高质量全自动电路设计奠定了基础,相关代码已开源。
晶圆制造过程具有多模块协同、强时序约束等特征,传统方法在高混合生产场景下面临适应性差、约束协同困难等问题。针对严格准时制(JIT)约束下晶圆制造动态调度难题,提出一种基于遗传算法的高效动态调度方案—GA-JIT Scheduler,通过有向图建模将JIT等复杂约束编码至适应度函数,结合时间窗口检测与遗传进化策略,构建“感知-决策-执行”闭环调优机制,实现对动态扰动的快速响应。以“第九届集创赛·北方华创杯”4个差异化调度任务验证GA-JIT Scheduler,测得4个任务求解时间分别为93 256.5 s、15 311.5 s、13 013.5 s、18 470 s。该算法满足设备独占性及JIT(移动≤30 s、驻留≤15 s)约束,适配多场景,验证了其在严格JIT约束下晶圆制造动态调度的工程适用性与扩展性,为高混合、强时序约束的晶圆制造提供可行方案。
针对旋转变压器励磁电流峰值控制对高精度的需求,设计并实现了基于分布式延迟锁相环(DLL)时序控制的高精度励磁电流峰值控制系统。通过在芯片中集成7档低失调高带宽可编程增益放大器(PGA)、13位基于混合时序逻辑的逐次逼近型模数转换器(SAR ADC)、采用双极调制架构的12位数字正弦脉宽调制(SPWM)模块以及3组DLL时序控制电路,构建了完整的闭环励磁电流控制系统,实现了对励磁电流峰值的精确采样与动态调节。实验结果表明,本设计输出的PWM波形具有1.3 ns的分辨率,能够在400 mA目标电流下实现励磁电流峰值误差小于±0.934%,为旋转变压器励磁电流峰值控制问题提供了一个有效的解决方案。
针对现有相关研究中鲜有提出适合于FPGA平台的多机器人协作系统通用架构这一研究空白,介绍了一种基于FPGA的多机器人协作系统,该系统以UART通信协议为基础构建了机器人间的通信网络,通过设计的信息传递机制使得FPGA能接收所有机器人的数据并控制所有机器人,同时为应对异常情况,还为系统设计了报警机制和遥控模式。经过实际搭建起多机器人协作系统,并逐一验证其功能,证实了多机器人协作系统设计理念的可行性。
为实现实时图像识别的端侧部署,设计并实现了一种基于国产FPGA与自主设计类ASIC架构的嵌入式系统。软件层面,提出了一种轻量级神经网络NexusEdgeNet,以仅0.184 MB参数量,对39类农田病害图像的识别准确率达到94.22%。硬件层面,创新性地设计了一款完全采用Verilog HDL描述的类ASIC加速器,采用分布式存储,不依赖外存储器,支持任意形状卷积、池化及全连接等算子。通过近存并行计算、流水线、滑动卷积窗口及双缓冲存储等优化策略,该神经网络加速器在中科亿海微EP6HL130 FPGA上实现了399 f/s的高推理帧率,大幅降低了逻辑资源使用量,计算资源利用率高达85%。系统集成图像采集、处理与显示链路,支持视频流的实时处理与识别,在保持高精度的同时,具备优异的实时性与资源效率,为国产FPGA在边缘计算中的低成本应用提供了有价值的实践方案。
前端RTL设计是决定芯片性能、功耗与面积的关键环节。传统设计方法往往聚焦于功能实现,缺乏对PPA指标的系统性优化。为此,提出一种面向多维度指标的RTL优化方法——DCAP协同优化模型。该模型构建了包含数据流(D)、计算单元(C)、面积管理(A)和功耗管理(P)4个维度的优化框架。以USB2.0数据链路层为实证案例,通过耦合式握手机制提升数据吞吐率,采用实时迭代CRC架构优化计算效率,通过资源管理控制面积开销,通过优化时钟门控覆盖率降低功耗。基于TSMC 65 nm工艺的后端实现结果表明,该设计在高速模式下吞吐率达到52.3 MB/s(协议效率为87%),功耗为0.156 mW,面积为3 333.6 μm2,较优化前功耗降低39%,面积减小23%。综上,所提出的DCAP模型为数字电路设计的PPA优化问题在RTL级提供了可复用的方法论指导。
设计了一种用于高速SerDes接收机的模拟前端电路,针对不同信道损耗,采用Gm-TIA架构实现了连续可调的连续时间线性均衡器(CTLE)和可变增益放大器(VGA)。CTLE在奈奎斯特频率处提供2.2~12.5 dB可调峰值增益,VGA增益范围为-8~3.5 dB,可灵活适配多种信道特性。电路通过互补跨导结构实现电流复用,提升跨导与能效;利用T型电感与ESD、PAD等寄生参数协同设计,实现宽带阻抗匹配;采用电感峰化与可调MOS电阻以拓展带宽、实现增益连续调节。基于65 nm CMOS工艺完成设计,后仿真结果表明,该前端在25 GHz奈奎斯特频率处可实现1.1~11.5 dB峰值增益,支持100 Gb/s PAM4信号传输,在1.2 V电源电压下功耗为12.83 mW。
为解决ARM架构延迟高和FPGA方案功能单一的问题,设计了一套基于FPGA与PC协同架构的图像处理系统。系统集成对亮度、对比度和色温的调节,绿幕抠图,肤色ROI,信号灯ROI提取和无效区域剔除等功能,上位机通过Python Flask框架构建Web界面,实现参数配置与结果展示,并扩展了手势识别功能。通过USB-UART链路实现数据交互,核心模块处理速度稳定在560 Mb/s,大幅提升了图像处理效率,满足实时性需求。该系统为人形机器人视觉前端提供高质量图像输入,适应低光和遮挡场景,具有重要的应用价值。
针对传统水质监测设备成本高昂、功耗高、数据协同能力薄弱及扩展性不足等问题,设计并实现了一套基于飞腾派CEK8903的低功耗水质监测与云端协同系统。系统以全国产化飞腾派开发板为核心控制单元,集成 TS-200型pH传感器、TS-300B型浊度传感器及DS18B20 温度传感器构建感知网络,通过动态电压与频率调整(DVFS)技术实现硬件级低功耗优化[
针对仓储物流机器人智能化发展中对高实时运动控制与多轴协同精度优化的需求,设计并实现了一套基于国产FPGA加速物流分拣机器人系统。系统核心在于对关键算法进行硬件级优化:利用定制化ISP模块处理实现分拣目标识别,结合硬件加速的CORDIC算法高效完成逆运动学解算,保障机械臂准确抓取;采用融合卡尔曼滤波的串级PID算法生成高精度的多通道PWM信号,驱动移动平台精确送达。此外,系统还集成了触摸屏人机交互功能以及基于LoRa通信与超声波测距反馈的双臂协同搬运策略。实验结果表明,机械臂单次作业周期优化至4 s,抓取准确率达90%,移动平台定位精度达厘米级,双臂协同搬运末端误差小于0.5 cm,为物流分拣领域提供了一种低成本、高可靠的国产化解决方案。
针对外塘养殖的复杂环境下采集到的水质参数无法解释的缺失、参数间时滞强耦合关系导致水质评估及水质预测精度不高进而引起养殖水产大量死亡的问题,设计了一款基于ESP32、OneNet物联网和MATLAB应用程序的水质监测设备,该设备能够实时采集塘中氨氮、溶解氧、pH值、水温和水深参数并上传到云平台。在此基础上,基于VMD-LSTM-XGBoost的参数分解重构并采用麻雀搜索算法(SSA)进行优化,实现参数间的时序信息挖掘及缺失数据补足;设计基于AHP-CV-正态云组合的水质评估方法,结合主观权重及客观权重方法实现权重的全局优化,最终通过构建集成学习模型的水质预测方法进一步提升预测精度。基于所采集的数据,本研究将4组参数的分解优化为34组时序数据并完成缺失参数补足,经实验验证,所提出的AHP-CV-正态云水质评估方法分类准确率大于98%,具有较好可行性;所设计的VMD-LSTM-XGBoost组合模型在验证集上测试效果达到了96.209%,具有较好的预测精度,为外塘养殖复杂环境下水质参数监测、数据补足、水质评估及水质预测提供了有效的参考途径,能够为投喂策略提供理论支撑。
