Figure/Table detail

An efficient DDR4 debugging and testing method for SoC designs
JIANG Yande, MA Jingbo, ZHANG Guangda, WANG Dongsheng, XU Shi, PEI Bingxi, WANG Huiquan
Integrated Circuits and Embedded Systems, 2025, 25(11): 31-37.   DOI: 10.20193/j.ices2097-4191.2025.0069

测试项目 测试方法描述 结果
Stream测试 测试内存带宽与吞吐量,包括Copy、Scale、Add、Triad等典型操作 通过
Stressapp测试 长时间高压力内存读/写测试,模拟极端负载场景 通过
Lat_mem_rd测试 测量内存读取延迟,遍历不同数据块大小(4 B~64 MB) 通过
多核多线程标量读/写测试 多核并发执行标量(单数据)读/写操作,验证原子性与一致性 通过
多核多线程向量读/写测试 多核并发执行向量(SIMD,单指令多数据)读/写操作,验证带宽竞争与缓存一致性 通过
多核多线程标量/向量混合测试 动态混合标量与向量操作,模拟真实应用负载场景 通过
DM(数据掩码)功能开/关测试 测试直接内存访问模式切换时的数据一致性与性能隔离性 通过
ECC功能开/关测试 验证ECC(纠错码)启用/禁用时的错误检测/纠正能力 通过
Table 2 The DDR OS-level test cases and experimental results
Other figure/table from this article